Верификация процессоров / Формальная и функциональная / Трассировка печатных плат

В 23 выпуске «Битовых масок» к Антону Афанасьеву и Елене Лепилкиной присоединилась Алина Галичина из группы модульной верификации YADRO. Алина получила высшее образование на кафедре волоконно-оптических систем связи и перешла в разработку и верификацию цифровых схем. Кроме того, у героини есть несколько патентов, связанных с реализацией алгоритмов цифровой обработки сигнала. С Алиной ведущие обсудили множество вопросов, связанных с разными типами верификации, погрузились в трассировку печатных плат и порассуждали об аппаратной разработке в принципе. Как обещали, прилагаем ссылки на публикации и патенты Алины. Тайм-коды: 00:05 - Тизер 01:05 - Представление Алины Галичиной 01:54 - Путь Алины в RTL-разработку. Источники знаний по RTL и верификации 07:43 - Связь цифровой обработки сигналов и FPGA 12:05 - В чем разница написания под FPGA и под ASIC 17:01 - Симуляторы для FPGA: зачем они нужны, какие ограничения имеют 22:54 - Трассировка печатных плат и цена ошибки на этом этапе 29:14 - Искусственный интеллект в САПР 33:23 - Какие существуют виды верификации 38:18 - Инструменты для функциональной и формальной верификации 42:01 - На каких этапах лучше использовать функциональную, а на каких — формальную верификацию 47:39 - Полное функциональной покрытие: насколько оно реализуемо 52:54 - UVM-методология и новые фреймворки для верификации 56:31 - Нужна ли функциональная верификация для маленьких блоков 1:00:36 - Влияние архитектуры процессора на его верификацию 1:05:25 - Случайные...